


## پروژه کیدنس درس ICCAD

هدف طراحی یک فیلتر Low-pass مطابق شکل زیر است:



پهنای باند فیلتر 1 MHz و اندازه بهره DC آن برابر با ۳ است:

$$\frac{V_o}{V_i} = -\frac{3}{1 + \frac{j\omega}{2\pi \times 10^6}}$$

برای آپ امپ از یک توپولوژی دلخواه مناسب استفاده کنید و آن را به صورت یک cell مجزا با المانهای پروسه و نام opamp طراحی کنید. ۵ پایه cell آپ امپ عبارتند از VDD (اتصال تغذیه 1.8 ولت)، VSS، VIP، VIN و VO. بقیه المانهای مدار شکل بالا در testbench و به صورت ایده آل خواهند بود. انتخاب مناسب مقادیر R1، R2 و C هم به عهده شما خواهد بود. مشخصات الزامی مدار طراحی شده در جدول زیر آورده شده است:

عنوان پارامتر	توضیحات	مشخصه مورد نیاز
$T_0$	بهره حلقه مدار فیلتر در فرکانس DC	$> 50 \text{ dB}$
$PM$	PM حلقه مدار فیلتر	$> 60^\circ$
$A_0$	بهره حلقه بسته فیلتر در فرکانس DC	3 ( $\pm 2\%$ )
$f_0$	فرکانس قطب فیلتر	1 MHz ( $\pm 2\%$ )

\* کلیه مشخصات خواسته شده بالا باید در حالت TT و در شبیه سازی شماتیک راضی شوند (در غیر این صورت از بخش طراحی پروژه نمره ای نمی گیرید)

• در کنار گزارش تحویلی، کتابخانه کامل طراحی خود را نیز زیپ کرده و تحویل دهید:

- نام کتابخانه (پروژه): opamp\_student# (مثلاً opamp\_40223291)
- مرتب، بدون سل اضافی شامل تمام testbench های مورد نیاز برای شبیه سازی موارد خواسته شده با نام مناسب و state های ذخیره شده در خود cellview و خروجی های تعریف شده
- سازگار با VMware داده شده

گزارش تحویلی مطابق با فرمت زیر باشد. (اگر آیتمی را انجام نداده اید، صفحه مربوطه را خالی بگذارید)

صفحه ۱: عنوان گزارش / نام و نام خانوادگی و شماره دانشجویی و تاریخ

صفحه ۲: شماتیک مرتب و تمیز آپ امپ مورد استفاده. کشیده شده در **visio** (یا ابزار مشابه) (شماره ترانزیستورها مشابه با شماتیک Cadence باشد)

صفحه ۳: تکمیل جدول زیر برای ترانزیستورهای آپ امپ با توجه به تحلیل DC فیلتر (شماره ترانزیستورها مشابه با شماتیک صفحه ۲ و شماتیک Cadence باشد)

region	vds	gmoverid	gm	id	finger	W	L	ترانزیستور
								M1
								M2
								...

صفحه ۴: عکس شماتیک testbench اصلی (به صورت screenshot از صفحه cadence که در آن مقدار R1، R2، و C مشخص باشد).

صفحه ۵: نمودار اندازه و فاز شبیه سازی Loop Gain با مشخص کردن PM به صورت گرافیکی.

صفحه ۶: جدول تکمیل شده زیر در شبیه سازی (برای راحتی صرفاً ترانزیستورها را در کرنر ببرید)

ردیف	عنوان پارامتر	واحد	TT	FF	SS
۱	$T_0$	dB			
۲	PM	Degree			
۳	$A_0$	-			
۴	$f_0$	MHz			
۵	$I_{DC}$ (جریان مصرفی کل)	mA			
۶	$V_n$ (کل نویز خروجی انتگرالگیری شده از 1kHz تا 1GHz)	$\mu V$			
۷	FOM $I_{DC} \times V_n^2$ (حاصلضرب ردیف ۵ در مجذور ردیف ۶)	$mA(\mu V)^2$			

صفحه ۷: نمودار شبیه سازی نویز خروجی از فرکانس ۱ هرتز تا ۱ گیگاهرتز

صفحه ۸: لیست تمام صفر و قطبهای فیلتر حلقه بسته

صفحه ۹: تصویر layout آپ امپ

صفحه ۱۰: اسکرین شات از نتایج drc

صفحه ۱۱: اسکرین شات از نتایج lvs

صفحه ۱۲: تکمیل جدول زیر با توجه به شبیه سازی های postlayout در حالت TT:

ردیف	عنوان پارامتر	واحد	شماتیک	C only	R only	RC
۱	$T_0$	dB				
۲	$PM$	Degree				
۳	$A_0$	-				
۴	$f_0$	MHz				
۵	$I_{DC}$ (جریان مصرفی کل)	mA				
۶	$V_n$ (کل نویز خروجی انتگرالگیری شده از 1kHz تا 1GHz)	$\mu V$				
۷	$FOM$ $I_{DC} \times V_n^2$ (حاصلضرب ردیف ۵ در مجذور ردیف ۶)	$mA(\mu V)^2$				

## ارزیابی

موارد تحویلی:

۱- گزارش پروژه در قالب pdf که در lms آپلود می شود.

۲- فایل zip شده library که در lms آپلود می شود.

\* طراحی به صورت تیمی به هیچ وجه قابل قبول نمی باشد و به پروژه هایی که مشابه تشخیص داده شوند، هیچ نمره ای تعلق نمی گیرد.

کامل بودن و صحت انجام شبیه سازی ها (به شرط پاس شدن مشخصات الزامی)	۴۰ نمره
---	---------

مرتب بودن گزارش	۱۰ نمره
لی اوت مناسب براساس نکات گفته شده و پاس شدن LVS و DRC	۳۰ نمره
مرتب بودن کتابخانه تحویلی	۲۰ نمره
نمره تشویقی رقابتی ۱	۱۰ نمره: بهترین (کوچکترین) FOM در جدول صفحه ۶